[컴퓨터구조] Error Detection Codes 패리티 비트(Parity bit)에 대해

Error Detection Codes

- 데이터 전송 시에 에러를 탐지하는 코드

- Parity bit: 전체 1의 개수가 o dd 혹은 even이 되게 해주는 추가 bit

-> 하나 혹은 홀수 개의 bit error만 탐지 가능하다.

 

홀수 페리티 비트로 애러 탐지하기

 

위의 사진은 홀수 패리티 비트이다.

패리티 비트는 x,y,z에 들어온 비트가 도착지에 올바르게 비트가 들어갔는지를 뜻한다.

홀수 패리티 비트이기 때문에 패리티 생성기(Parity generator)에서 비트의 1이 홀수개인지 짝수개인지 판단을 한다.

만약 비트가 짝수라면 패리티 생성기에 1이 생성이 되고 비트가 홀수라면 0이 생성이 된다.

 

오른쪽 Parity checker는 x,y,z 비트가 제대로 도착지에 잘 도착했는지를 알아보는 장치가 된다.

 

(처음에 위 그림이 이해가 안되었었는데 source x,y,z가 destination에서 x,y,z와 같을 때 또는 다를 때를 알아보는 것이였다.)

 

아래의 예시는 x,y,z의 비트가 모두 1이고 destination 비트 모두 1일 때의 모습이다.

source x,y,z = 1,1,1 이고 destination x,y,z = 1,1,1일때

패리티 발생기(parity generator)에서는 source의 들어간 비트의 1의 수가 홀수이므로 0이 나오는 것을 알 수 있다.

패리티 검사기(parity checker)을 통해 Error indication이 0이 나왔기 오류 없이 정보가 전달되었다고 할 수 있다.

 

다음 아래의 예시는 x,y,z의 비트는 1,0,1이고 destination비트도 같이 1,0,1일 때의 모습이다.

source의 비트 x,y,z가 1,0,1이므로 1이 짝수개이다.

그렇기 때문에 패리티 발생기(Parity generator)에는 1의 개수를 홀수로 만들기 위해 1이 생성이 된다.

패리티 검사기(Parity checker)에서의 Error indication의 값이 0이므로 오류 없이 destnation에 도착했음을 알 수 있다.

 

다음 예시는 source와 destination이 다를때의 예시이다.

예시에서 보면 source의 비트는 1,0,1이 오는데 Destination에는 1,1,1 비트가 오는 것을 알 수 있다.

먼저 패리티 발생기(Parity generator)에서는 1비트가 짝수개이므로 1이 나오는 것을 알 수 있다.

그 다음 패리티 검사기(Parity checker)에서 Error indeication이 1인 것을 통해 source가 Destiantion으로 전달하는 과정에서 오류가 발생했다는 것을 알 수 있다.

 

다음의 예시는 source의 비트와 Destination의 비트가 다른데 Error indication의 값이 0이 나오는경우이다.

예시에서 보면 source의 비트는 1,1,1 Destination의 비트는 1,0,0으로 다른 것을 알 수 있다.

하지만 패리티 검사기(Parity checker)에서 Error indication의 결과값이 0이 나오는 것을 알 수 있다.

이것이 패리티 비트의 문제점이 된다.

 

패리티 비트의 장점:
-> 비트 전달에 있어서 오류가 있는지를 확인 할 수 있다.
패리티 비트의 단점:
-> 중간에 잘못된 비트를 바꿀 수 없다.
-> 만약 source의 1의 비트의 개수와 Destination의 1의 비트의 개수가 같을 경우 오류가 발생하지 않는다.